使用具有PCIe Gen5接口的FPGA来最大化性能

使用具有PCIe Gen5接口的FPGA来最大化性能

 

在这次网络研讨会中 您将学习如何使用带有嵌入式PCIe Gen5接口的FPGA来最大化设计性能。您’将了解为什么除了高速连接之外,还需要能够处理传入的高带宽数据以提高应用程序性能。 您将学习如何使用FPGA来最大化应用带宽,这些FPGA包括:

 

  • 嵌入式PCIe Gen5 x16接口,支持512 GT / s
  • 高速片上网络能够提供超过20 Tbps的带宽
  • 高性能GDDR6存储器接口
  • 优化的算术单元,旨在支持AI / ML工作负载所需的数字格式

我们还将重点介绍支持PCIe Gen5的FPGA的几种应用用例,以及确保最大效率和带宽的重要FPGA设计注意事项。

 

提出者:

占位符图像

Kent Orthner-系统工程高级总监

肯特·奥思纳(Kent Orthner)在IP,半导体和嵌入式行业中工作了20多年,专注于互连,IP互操作性和FPGA设计的各个方面。在加入Achronix之前,Kent是Arteris的工程副总裁,在那里他开发并发布了具有高度可扩展性和可配置性的Ncore缓存一致性SoC互连IP。在此之前,Kent在Altera工作了11年,在那里他领导了Qsys系统集成平台和SystemConsole调试基础结构的开发。在Achronix,Kent为领先的FPGA体系结构和SoC集成做出了贡献。肯特拥有学士学位分别获得渥太华大学的计算机工程学士学位和卡尔顿大学的计算机工程学硕士学位。